デバイス |
ビットアドレス |
ワードアドレス |
32bits |
備考 |
|---|---|---|---|---|
入力メモリ |
%IX□.0000.00 - |
%IW□.0000 - |
|
|
出力メモリ |
%QX□.0000.00 - |
%QW□.0000 - |
||
非保持メモリ |
%MX□.1.00000000.00- %MX□.1.02097151.15 |
%MW□.1.00000000- %MW□.1.02097151 |
||
CPU内共通非保持メモリ |
%MX□.1.02097152.00- %MX□.1.07340031.15 |
%MW□.1.02097152- %MW□.1.07340031 |
||
マルチCPU用非保持メモリ (エンハンストプロセッサバス用) |
%MX□.1.15728640.00- %MX□.1.16515071.15 |
%MW□.1.15728640- %MW□.1.16515071 |
||
マルチCPU用非保持メモリ (プロセッサバス用) |
%MX□.1.16515072.00- %MX□.1.16646143.15 |
%MW□.1.16515072- %MW□.1.16646143 |
||
APL0/APL1 非保持メモリ |
%MX*.□.1.00000000.00- %MX*.□.1.02097151.15 |
%MW*.□.1.00000000- %MW*.□.1.02097151 |
||
保持メモリ |
%MX□.3.00000000.00- %MX□.3.01048575.15 |
%MW□.3.00000000- %MW□.3.01048575 |
※2 ※3 | |
CPU内共通保持メモリ |
%MX□.3.02097152.00- %MX□.3.03145728.15 |
%MW□.3.02097152- %MW□.3.03145728 |
||
マルチCPU用保持メモリ(エンハンストプロセッサバス用) |
%MX□.3.15728640.00- %MX□.3.16515071.15 |
%MW□.3.15728640- %MW□.3.16515071 |
※2 ※3 | |
マルチCPU用保持メモリ(プロセッサバス用) |
%MX□.3.16515072.00- %MX□.3.16646143.15 |
%MW□.3.16515072- %MW□.3.16646143 |
※2 ※3 | |
APL0/APL1 保持メモリ |
%MX*.□.3.00000000.00- %MX*.□.3.01048575.15 |
%MW*.□.3.00000000- %MW*.□.3.01048575 |
※4 | |
システムメモリ |
%MX□.10.0000000.00- %MX□.10.0000511.15 |
%MW□.10.0000000- %MW□.10.0000511 |
||
システムメモリ(APL0/APL1用、E-SXバス) |
%MX*.□.10.0000000.00- %MX*.□.10.0000511.15 |
%MW*.□.10.0000000- %MW*.□.10.0000511 |
||
システムメモリ(E-SXバス集合形) |
%MX*.□.10.0000512.00- %MX*.□.10.0016895.15 |
%MW*.□.10.0000512- %MW*.□.10.0016895 |
※1入出力メモリアドレスの内容を以下に示します。
※2非保持/保持/システムメモリアドレスの内容を以下に示します。
※3非保持/保持メモリのサイズは変更できますが、合計メモリサイズは固定されています(詳細は接続機器のマニュアルを参照してください)。
※4APL0/APL1の非保持/保持/システムメモリアドレスの内容を以下に示します。